RISC-V là gì? ISA mở đang thay đổi ngành chip từ đầu cuối đến AI
RISC-V (pronounced “risk-five”) là instruction set architecture (ISA) mở nguồn dạng RISC, được phát triển lần đầu tại UC Berkeley năm 2010. Khác với x86 (Intel/AMD) hay ARM đòi hỏi bản quyền, RISC-V hoàn toàn miễn phí — ai cũng có thể tùy chỉnh, mở rộng và sản xuất chip dựa trên nền tảng này. Wikipedia ghi nhận hơn 10 tỷ chip RISC-V đã được bán ra thị trường đến năm 2023.
Cấu trúc cơ bản: Base ISA + Extensions
RISC-V thiết kế module: RV32I/RV64I là base integer ISA — gồm ~50 lệnh cơ bản cho integer arithmetic, load/store, control flow. Bên trên base, extensions thêm chức năng:
- RV32E/RV64E — embedded subset, 16 registers thay vì 32, tiết kiệm silicon cho microcontroller.
- RV32M/RV64M — integer multiply/divide.
- RVV — Vector extensions, lõi vector cho AI/ML inference.
- RVA — Atomic extensions cho multiprocessor.
- RVC — Compressed 16-bit instructions, tiết kiệm bộ nhớ code.
Module thiết kế giúp designer chỉ chọn đúng phần cần thiết — vi điều khiển IoT chỉ cần RV32EC, server CPU cần RV64GCVF (integer + compressed + atomic + single/double float + vector). RISC-V International Specifications
RISC-V trong AI và server: Từ embedded đến high-performance computing
Nhóm RISC-V không chỉ dừng ở IoT. SiFive P470 (4 nhân, out-of-order, RV64GC) cạnh tranh với Arm Neoverse N2 trong data center. Thiết kế P470 dùng 7nm TSMC, đạt ~2.5 GHz — không phải flagship như ARM Cortex-A78AE, nhưng đủ cho hạ tầng edge server và gateway 5G. SiFive P470 announcement
Tenstorrent Grayskull và Wormhole dùng RISC-V CPU core điều khiển RISC-V vector engine (RVV) cho AI inference — mỗi chip chứa hàng chục core RISC-V kết hợp systolic array, tương tự TPU nhưng dạng ISA mở. Điểm khác biệt: developer có thể thay đổi firmware RISC-V core tùy ý — nếu cần custom instruction cho quantization, chỉ cần viết firmware, không cần fab mới.
Ventana Micro ra mắt Veyron V1: 128 nhân RISC-V RV64GCV, tương đương throughput của GPU nhỏ cho inference, nhưng chi phí điện năng thấp hơn 40% so với x86 server CPU cùng class. Năm 2024, NVIDIA dùng RISC-V trong Blackwell GPU làm embedded controller — dấu hiệu lớn nhất cho thấy RISC-V vào high-end.
Trong nhúng, Alibaba T-Head (XuanTie) và Espressif (ESP32-C series) bán hàng trăm triệu chip RISC-V cho consumer IoT. RV32EC với RVV dần trở thành mặc định cho edge AI. Các nhà sản xuất khác như Allwinner, Andes Technology, Nuclei cũng ra mắt hàng trăm dòng RISC-V tùy chỉnh cho smart watch, motor controller, và sensor hub.
So sánh với ARM và RISC-V trong thực tế
ARM vẫn chiếm ưu thế smartphone (Apple M/A-series, Qualcomm Snapdragon) nhờ ecosystem lớn, patent pool. Nhưng ARM giờ đòi license fee — Nvidia mua ARM thất bại (2022), Intel cũng phải trả royalties. RISC-V không có bản quyền: fabless company (SiFive, Ventana, Tenstorrent) chỉ trả cho fabrication, không cho ISA.
| Đặc điểm | ARM | RISC-V | x86 |
|---|---|---|---|
| ISA License | Royalties | Free | Proprietary |
| Custom extensions | Giới hạn (Arm Custom Instructions) | Mở — thêm opcode tùy ý | Không thể |
| Ecosystem | Rất lớn (mobile/server) | Tăng nhanh (embedded/AI) | Cũ, PC/server |
| Software stack | GCC, LLVM, Linux | GCC, LLVM, Linux | GCC, LLVM, Windows |
| Vector/AI | Arm SVE/SVE2 | RVV (RISC-V Vector) | AVX-512, AMX |
Công cụ và toolchain RISC-V cho developer
Compiler: GCC và LLVM hỗ trợ RISC-V từ lâu. LLD link, GDB debug, QEMU emulate — tất cả có trong apt/yum.
- QEMU:
qemu-system-riscv64emulate full system (Linux boot). - Spike: RISC-V ISA simulator chính thức từ Berkeley.
- RISC-V GNU Toolchain: compile cho bare-metal hoặc Linux.
- Freedom Studio: Eclipse-based IDE từ SiFive cho embedded development.
- Westmere: lightweight RISC-V core cho FPGA prototype, kiểm tra ISA trước khi tapeout.
OS hỗ trợ RISC-V phong phú: Linux kernel 4.15 trở lên có support đầy đủ cho RV64GC; FreeBSD và OpenBSD cũng ported. Embedded RTOS phổ biến nhất là Zephyr (Linux Foundation) và FreeRTOS với RISC-V port. RISC-V International công bố RVA23 profile cho application-class (server/AI) năm 2023, định chuẩn extensions bắt buộc cho phần cứng high-end.
Triển vọng: RISC-V không chỉ là “ARM miễn phí”
RISC-V phát triển nhanh vì giá trị cốt lõi: một ISA chung, mở, không cần phê duyệt tập trung. Trong AI, điều này quan trọng — model mới ra liên tục, cần vector extension tối ưu cho quantization (INT4/INT8). RVV có thể mở rộng theo nhu cầu application, không chờ ARM phê duyệt SVE2.
SiFive AI Data Center dự báo RISC-V chiếm 25% chip server bán ra năm 2030. Không phải ARM bị thay thế, mà thị trường đa dạng hóa — giống cách ARM đa dạng hóa x86 năm 2010. RISC-V governance qua RISC-V International — tổ chức không lợi nhuận tại Th Unpack. ISA được cập nhật hằng năm; extensions mới (như RVA, RVW workload-specific) được peer review. Khác ARM TrustZone, RISC-V không có hardware security module chuẩn — project như Keystone, OpenTitan cung cấp. OpenTitan là reference implementation cho root-of-trust; các công ty như Google, lowRISC dùng để ship chip bảo mật tích hợp sẵn.
